
1、下面是一些基本的數(shù)字電路知識(shí)問(wèn)題,請(qǐng)簡(jiǎn)要回答之。
(1)什么是Setup和Hold時(shí)間?
答:Setup/HoldTime用于測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間要求。建立時(shí)間(SetupTime)是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以前,數(shù)據(jù)能夠保持穩(wěn)定不變的時(shí)間。輸入數(shù)據(jù)信號(hào)應(yīng)提前時(shí)鐘上升沿(如上升沿有效)T時(shí)間到達(dá)芯片,這個(gè)T就是建立時(shí)間通常所說(shuō)的SetupTime。如不滿足SetupTime,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器,只有在下一個(gè)時(shí)鐘上升沿到來(lái)時(shí),數(shù)據(jù)才能被打入觸發(fā)器。保持時(shí)間(HoldTime)是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以后,數(shù)據(jù)保持穩(wěn)定不變的時(shí)間。如果HoldTime不夠,數(shù)據(jù)同樣不能被打入觸發(fā)器。
(2)什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象?怎樣判斷?如何消除?
答:在組合邏輯電路中,由于門電路的輸入信號(hào)經(jīng)過(guò)的通路不盡相同,所產(chǎn)生的延時(shí)也就會(huì)不同,從而導(dǎo)致到達(dá)該門的時(shí)間不一致,我們把這種現(xiàn)象叫做競(jìng)爭(zhēng)。由于競(jìng)爭(zhēng)而在電路輸出端可能產(chǎn)生尖峰脈沖或毛刺的現(xiàn)象叫冒險(xiǎn)。如果布爾式中有相反的信號(hào)則可能產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象。解決方法:一是添加布爾式的消去項(xiàng),二是在芯片外部加電容。
(3)什么是"線與"邏輯,要實(shí)現(xiàn)它,在硬件特性上有什么具體要求?
答:線與邏輯是兩個(gè)或多個(gè)輸出信號(hào)相連可以實(shí)現(xiàn)與的功能。在硬件上,要用OC門來(lái)實(shí)現(xiàn)(漏極或者集電極開(kāi)路),為了防止因灌電流過(guò)大而燒壞OC門,應(yīng)在OC門輸出端接一上拉電阻(線或則是下拉電阻)。
(4)什么是同步邏輯和異步邏輯?同步電路與異步電路有何區(qū)別?
答:同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒(méi)有固定的因果關(guān)系.電路設(shè)計(jì)可分類為同步電路設(shè)計(jì)和異步電路設(shè)計(jì)。同步電路利用時(shí)鐘脈沖使其子系統(tǒng)同步運(yùn)作,而異步電路不使用時(shí)鐘脈沖做同步,其子系統(tǒng)是使用特殊的“開(kāi)始”和“完成”信號(hào)使之同步。異步電路具有下列優(yōu)點(diǎn):無(wú)時(shí)鐘歪斜問(wèn)題、低電源消耗、平均效能而非最差效能、模塊性、可組合和可復(fù)用性。
(5)你知道那些常用邏輯電平?TTL與COMS電平可以直接互連嗎?
答:常用的電平標(biāo)準(zhǔn),低速的有RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL等,高速的有LVDS、GTL、PGTL、CML、HSTL、SSTL等。
一般說(shuō)來(lái),CMOS電平比TTL電平有著更高的噪聲容限。如果不考慮速度和性能,一般TTL與CMOS器件可以互換。但是需要注意有時(shí)候負(fù)載效應(yīng)可能引起電路工作不正常,因?yàn)橛行㏕TL電路需要下一級(jí)的輸入阻抗作為負(fù)載才能正常工作。
2、你所知道的可編程邏輯器件有哪些?
答:ROM(只讀存儲(chǔ)器)、PLA(可編程邏輯陣列)、FPLA(現(xiàn)場(chǎng)可編程邏輯陣列)、PAL(可編程陣列邏輯)GAL(通用陣列邏輯),EPLD(可擦除的可編程邏輯器件)、FPGA(現(xiàn)場(chǎng)可編程門陣列)、CPLD(復(fù)雜可編程邏輯器件)等,其中ROM、FPLA、PAL、GAL、EPLD是出現(xiàn)較早的可編程邏輯器件,而FPGA和CPLD是當(dāng)今最流行的兩類可編程邏輯器件。FPGA是基于查找表結(jié)構(gòu)的,而CPLD是基于乘積項(xiàng)結(jié)構(gòu)的。
3、用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯
4、請(qǐng)簡(jiǎn)述用EDA軟件(如PROTEL)進(jìn)行設(shè)計(jì)(包括原理圖和PCB圖)到調(diào)試出樣機(jī)的整個(gè)過(guò)程,在各環(huán)節(jié)應(yīng)注意哪些問(wèn)題?
答:完成一個(gè)電子電路設(shè)計(jì)方案的整個(gè)過(guò)程大致可分:(1)原理圖設(shè)計(jì)(2)PCB設(shè)計(jì)(3)投板(4)元器件焊接(5)模塊化調(diào)試(6)整機(jī)調(diào)試。注意問(wèn)題如下:
(1)原理圖設(shè)計(jì)階段
注意適當(dāng)加入旁路電容與去耦電容;
注意適當(dāng)加入測(cè)試點(diǎn)和0歐電阻以方便調(diào)試時(shí)測(cè)試用;
注意適當(dāng)加入0歐電阻、電感和磁珠(專用于抑制信號(hào)線、電源線上的高頻噪聲和尖峰干擾)以實(shí)現(xiàn)抗干擾和阻抗匹配;
(2)PCB設(shè)計(jì)階段
自己設(shè)計(jì)的元器件封裝要特別注意以防止板打出來(lái)后元器件無(wú)法焊接;
FM部分走線要盡量短而粗,電源和地線也要盡可能粗;
旁路電容、晶振要盡量靠近芯片對(duì)應(yīng)管腳;
注意美觀與使用方便;
(3)投板
說(shuō)明自己需要的工藝以及對(duì)制板的要求;
(4)元器件焊接
防止出現(xiàn)芯片焊錯(cuò)位置,管腳不對(duì)應(yīng);
防止出現(xiàn)虛焊、漏焊、搭焊等;
(5)模塊化調(diào)試
先調(diào)試電源模塊,然后調(diào)試控制模塊,然后再調(diào)試其它模塊;
上電時(shí)動(dòng)作要迅速,發(fā)現(xiàn)不會(huì)出現(xiàn)短路時(shí)在徹底接通電源;
調(diào)試一個(gè)模塊時(shí)適當(dāng)隔離其它模塊;
各模塊的技術(shù)指標(biāo)一定要大于客戶的要求;
(6)整機(jī)調(diào)試
如提高靈敏度等問(wèn)題
5、基爾霍夫定理
KCL:電路中的任意節(jié)點(diǎn),任意時(shí)刻流入該節(jié)點(diǎn)的電流等于流出該節(jié)點(diǎn)的電流(KVL同理)
6、描述反饋電路的概念,列舉他們的應(yīng)用
反饋是將放大器輸出信號(hào)(電壓或電流)的一部分或全部,回收到放大器輸入端與輸入信號(hào)進(jìn)行比較(相加或相減),并用比較所得的有效輸入信號(hào)去控制輸出,負(fù)反饋可以用來(lái)穩(wěn)定輸出信號(hào)或者增益,也可以擴(kuò)展通頻帶,特別適合于自動(dòng)控制系統(tǒng)。正反饋可以形成振蕩,適合振蕩電路和波形發(fā)生電路。
7、負(fù)反饋種類及其優(yōu)點(diǎn)
電壓并聯(lián)反饋,電流串聯(lián)反饋,電壓串聯(lián)反饋和電流并聯(lián)反饋
降低放大器的增益靈敏度,改變輸入電阻和輸出電阻,改善放大器的線性和非線性失真,有效地?cái)U(kuò)展,放大器的通頻帶,自動(dòng)調(diào)節(jié)作用
8、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁,有哪些方?/p>
頻率補(bǔ)償是為了改變頻率特性,減小時(shí)鐘和相位差,使輸入輸出頻率同步
相位補(bǔ)償通常是改善穩(wěn)定裕度,相位補(bǔ)償與頻率補(bǔ)償?shù)哪繕?biāo)有時(shí)是矛盾的
不同的電路或者說(shuō)不同的元器件對(duì)不同頻率的放大倍數(shù)是不相同的,如果輸入信號(hào)不是單一頻率,就會(huì)造成高頻放大的倍數(shù)大,低頻放大的倍數(shù)小,結(jié)果輸出的波形就產(chǎn)生了失真
放大電路中頻率補(bǔ)償?shù)哪康模阂皇歉纳品糯箅娐返母哳l特性,二是克服由于引入負(fù)反饋而可能出現(xiàn)自激振蕩現(xiàn)象,使放大器能夠穩(wěn)定工作。
在放大電路中,由于晶體管結(jié)電容的存在常常會(huì)使放大電路頻率響應(yīng)的高頻段不理想,為了解決這一問(wèn)題,常用的方法就是在電路中引入負(fù)反饋。然后,負(fù)反饋的引入又引入了新的問(wèn)題,那就是負(fù)反饋電路會(huì)出現(xiàn)自激振蕩現(xiàn)象,所以為了使放大電路能夠正常穩(wěn)定工作,必須對(duì)放大電路進(jìn)行頻率補(bǔ)償。
頻率補(bǔ)償?shù)姆椒ǹ梢苑譃槌把a(bǔ)償和滯后補(bǔ)償,主要是通過(guò)接入一些阻容元件來(lái)改變放大電路的開(kāi)環(huán)增益在高頻段的相頻特性,目前使用最多的就是鎖相環(huán)
9、有源濾波器和無(wú)源濾波器的區(qū)別
無(wú)源濾波器:這種電路主要有無(wú)源元件R、L和C組成;
有源濾波器:集成運(yùn)放和R、C組成,具有不用電感、體積小、重量輕等優(yōu)點(diǎn)。集成運(yùn)放的開(kāi)環(huán)電壓增益和輸入阻抗均很高,輸出電阻小,構(gòu)成有源濾波電路后還具有一定的電壓放大和緩沖作用。但集成運(yùn)放帶寬有限,所以目前的有源濾波電路的工作頻率難以做得很高。
10、名詞解釋:SRAM、SSRAM、SDRAM、壓控振蕩器(VCO)
SRAM:靜態(tài)RAM;DRAM:動(dòng)態(tài)RAM;SSRAM:SynchronousStaticRandomAccessMemory同步靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器,它的一種類型的SRAM。SSRAM的所有訪問(wèn)都在時(shí)鐘的上升/下降沿啟動(dòng)。地址、數(shù)據(jù)輸入和其它控制信號(hào)均與時(shí)鐘信號(hào)相關(guān)。
這一點(diǎn)與異步SRAM不同,異步SRAM的訪問(wèn)獨(dú)立于時(shí)鐘,數(shù)據(jù)輸入和輸出都由地址的變化控制。SDRAM:SynchronousDRAM同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。